

INFORMÁTICA II – 2024

TRABAJO PRÁCTICO Nro. 4 – RUTA DE DATOS

Carrera: Licenciatura en Sistemas de Información

Profesor: Fernando Sánchez Arroyo

Nombre del grupo: INFOCREW

Nro. de integrantes: 5

Integrantes:

- Perez Mercado Gaston Ezequiel
46870319
gastonexequielperezmercado@gmail.com
ELSI 1267

- Martorelli, Alan Franco
47045201
alanmartorelli087@gmail.com
ELSI 1262

- González Agustín
37654188
agustincai0120504@gmail.com
ELSI 1189


- Ulises Arias Lucero
44648054
ariasluceroelises@gmail.com
(sin matricula)

- Alvarez Axel Williams
44431032
williamsalvarez790@gmail.com
ELSI 1022

- Picon Luciano Benjamin
46788930
Lucianopicon5@gmail.com
ELSI 1269

1. Dibujar la ruta de datos
2. ¿Cuántos bits son necesarios para controlar la arquitectura? ¿Por qué?

- MIR:



3. ¿Cuántos bits son necesarios en el MIR, si la memoria de anotaciones tiene 32 registros?
4. ¿Dónde se guarda un dato que sale del registro de corrimiento según los datos en el mir donde ENC = 1 y C = 1111?
5. Un fabricante disminuye el tamaño de A, B, C en un (1) bit. ¿Cuántos registros tendría la memoria de anotaciones de esa arquitectura?
6. ¿Cuál es la siguiente instrucción de acuerdo a los valores siguientes? Y si además Z = 1 (Leer material)

AMUX	COND	ALU	SH	MBR	MAR	RD	WR	ENC	C	B	A	ADDR
10												000111101


7. Completar la siguiente tabla:

F ₀	F ₁	Op
0	0	A + B
0	1	A and B
1	0	A
1	1	Not A

8. Un fabricante decide que su computador no va a tener saltos de ningún tipo. Diseñar el nuevo registro de microinstrucciones.
9. Una operación genera una salida de la ALU Z = 1. ¿Cuál será la dirección de la siguiente instrucción?
ADDR = 8
101011
10. ¿Por qué la dirección de la dirección del punto anterior tiene 8 bits?

RESPUESTAS:

1.



2. Para controlar la arquitectura se necesitan en total 32 bits: 1 bit para AMUX, 2 bits para COND, 2 bits para la ALU, 2 bits para SH, 1 bit para MBR, 1 bit para MAR, 1 bit para RD, 1 bit para WR, 1 bit para ENC, 4 bits para C, 4 bits para B, 4 bits para A y 8 bits para ADDR.
3. 35 bits son necesarios para el MIR, ya que se le suma 1 bit al registro A, B y C.
4. Dados dichos valores, el dato se guardaría en el registro F.
5. Si se disminuyen A, B y C se disminuyen en un bit, las memorias de anotaciones de esa arquitectura tendrían 8 registros (Antes: $2^4 = 16$; Ahora = $2^3 = 8$)
6. Salta a la dirección 000111101. La cual contiene dicha siguiente instrucción.
- 7.

F ₀	F ₁	Op
0	0	A + B
0	1	A and B
1	0	A
1	1	Not A

8. Dado el computador no tendría ningún tipo de saltos, el nuevo registro de microinstrucciones quedaría como:

AMUX	ALU	SH	MBR	MAR	RD	WR	ENC	C	B	A
------	-----	----	-----	-----	----	----	-----	---	---	---

9. **Z=1** implica que el resultado de la operación realizada por la ALU es cero.
La dirección actual de la instrucción es **ADDR = 8**.
El valor binario **101011** podría estar relacionado con una instrucción o un offset para el salto. Si ese es el caso, entonces:
101011 lo convertimos en decimal (nos daría 43).
Para calcular la nueva dirección (debido a que es un offset) sería:
NUEVA DIRECCIÓN = ADDR + Offset => 8 + 43 = 51

Por lo tanto, si el salto se realiza (porque Z=1), la siguiente dirección de instrucción sería **51**.
10. La dirección tiene 8 bits porque se necesita un mínimo de 8 bits para direccionar 256 (2^8) posiciones de memoria. Esto es suficiente para este diseño de computador.
En general, el número de bits en la dirección depende del tamaño de la memoria que se desea direccionar:
- 8 bits: 256 posiciones, 16 bits: 65.536 posiciones, 32 bits: 4.294.967.296 posiciones, 64 bits: 18.446.744.073.709.551.616 posiciones.